課程編碼：012-02[2013]
課程名稱：數(shù)字電路技術(shù)

一、 考試的內(nèi)容、要求和目的
第1部分：數(shù)字概念（考核比重：5%）
1、 考試內(nèi)容
①　數(shù)字量和模擬量
②　邏輯電平和數(shù)字波形。
2、 考試要求
①　能夠指出模擬量和數(shù)字量的區(qū)別
②　能夠定義模擬量，數(shù)字量
③　能夠定義二進(jìn)制，說明電壓電平如何表示位
④　解釋數(shù)字電路如何表示電壓電平
⑤　能夠確定數(shù)字波形的幅度、周期、頻率和占空比
⑥　能夠確定脈沖的上升時間
⑦　能夠解釋時序圖
⑧　理解串行和并行數(shù)據(jù)傳輸?shù)脑?br />
第2部分：計數(shù)系統(tǒng)、運算和編碼（考核比重：5%）
1、考試內(nèi)容
①　十進(jìn)制數(shù)、二進(jìn)制數(shù)、八進(jìn)制數(shù)和十六進(jìn)制數(shù)以及相互之間的轉(zhuǎn)換
②　帶符號的二進(jìn)制數(shù)的表示
③　二進(jìn)制數(shù)的原碼、反碼和補碼，8421 BCD碼，格雷碼

2、考試要求
①　能夠進(jìn)行二進(jìn)制數(shù)、八進(jìn)制數(shù)、十進(jìn)制數(shù)和十六進(jìn)制數(shù)之間的轉(zhuǎn)換
②　能夠?qū)懗龆M(jìn)制數(shù)的反碼、補碼。
③　能夠?qū)懗鰩Х栁坏亩M(jìn)制數(shù)的反碼和補碼
④　能夠進(jìn)行二進(jìn)制數(shù)之間的加法、減法
⑤　能夠計算帶符號位的二進(jìn)制數(shù)的運算
⑥　能夠進(jìn)行BCD碼和十進(jìn)制之間的轉(zhuǎn)換
⑦　進(jìn)行格雷碼和二進(jìn)制之間的轉(zhuǎn)換

第3部分：邏輯門（考核比重：5%）
1、考試內(nèi)容
反相器、與門、或門、與非門、或非門、異或門和同或門的邏輯關(guān)系，上述基本邏輯門的邏輯符號。

2、考試要求
①　為反相器寫出真值表，描述反相器的邏輯運算
②　描述與門的運算；為與門寫出真值表；描述與門的時序圖；為有任意輸入的與門寫出邏輯表達(dá)式；
③　描述或門的運算；為具有任意輸入的或門寫出真值表；畫出或門時序圖；寫出或門邏輯表達(dá)式；
④　描述與非門的運算；為具有任意輸入的與非門寫出真值表；畫出與非門時序圖；寫出與非門邏輯表達(dá)式；描述與非-或等價的與非門運算；
⑤　描述或非門的運算；為具有任意輸入的或非門寫出真值表；畫出或非門時序圖；寫出或非門邏輯表達(dá)式；
⑥　描述異或門和同或門的運算；寫出異或門和同或門的真值表；畫出異或門和同或門的時序圖；

第4部分： 布爾代數(shù)和邏輯化簡(考核比重10%)
1、考試內(nèi)容
布爾函數(shù)及其表示方法，布爾函數(shù)的基本法則，布爾函數(shù)的代數(shù)化簡法，布爾函數(shù)的卡諾圖化簡方法，和之積與積之和的基本表達(dá)式，最大項和最小項及其物理意義。
2、考試要求
①　解釋布爾加法和布爾乘法
②　掌握布爾代數(shù)的定理和法則
③　掌握狄摩根定理
④　為邏輯門組合確定布爾代數(shù)表達(dá)式，通過布爾表達(dá)式進(jìn)行電路的邏輯運算，寫出真值表
⑤　布爾代數(shù)簡化表達(dá)式
⑥　認(rèn)識布爾表達(dá)式的兩種標(biāo)準(zhǔn)形式，以二進(jìn)制數(shù)值計算標(biāo)準(zhǔn)表達(dá)式；將一種標(biāo)準(zhǔn)形式轉(zhuǎn)化為另一種標(biāo)準(zhǔn)形式；
⑦　把最小項之和和最大項之積表達(dá)式轉(zhuǎn)換為真值表的形式
⑧　從真值表中導(dǎo)出標(biāo)準(zhǔn)表達(dá)式
⑨　利用卡諾圖化簡布爾表達(dá)式

第5部分： 組合邏輯（考核比重15%）
1、考試內(nèi)容
組合邏輯電路的分析，組合邏輯電路的設(shè)計，與非門和或非門的通用特性，具有波形輸入的邏輯電路的運算。
2、考試要求
①　分析并應(yīng)用基本組合邏輯電路#p#分頁標(biāo)題#e#
②　從布爾表達(dá)式和真值表中實現(xiàn)邏輯電路；能夠最小化一個邏輯電路

第6部分：組合邏輯電路函數(shù)（考核比重15%）
1、考試內(nèi)容
加法器、比較器、譯碼器、編碼器、數(shù)據(jù)選擇器、數(shù)據(jù)分配器，常用的中規(guī)模集成電路芯片的設(shè)計。
2、考試要求
①　描述組合邏輯電路函數(shù)
②　各個邏輯電路在系統(tǒng)中的應(yīng)用

第7部分：鎖存器、觸發(fā)器和定時器（考核比重10%）
1、考試內(nèi)容
鎖存器、觸發(fā)器、單穩(wěn)態(tài)觸發(fā)器、555定時器。
2、考試要求
描述各個器件的工作原理

第8部分：計數(shù)器（考核比重10%）
1、考試內(nèi)容
同步時序邏輯電路的分析、異步時序邏輯電路的分析、同步時序邏輯電路的設(shè)計，常用中規(guī)模集成計數(shù)器芯片的使用。
2、考試要求
①　能夠進(jìn)行同步時序邏輯電路的分析和設(shè)計
②　能夠進(jìn)行異步時序邏輯電路的分析和設(shè)計
③　計數(shù)器的應(yīng)用

第9部分：移位寄存器（考核比重10%）
1、考試內(nèi)容
移位寄存器的功能，移位寄存器的分析，常用中規(guī)模移位寄存器集成芯片的使用。
2、考試要求
①　能夠分析移位寄存器的功能；能夠設(shè)計并分析移位寄存器的時序圖
②　了解移位寄存器在數(shù)字系統(tǒng)中的應(yīng)用

第10部分： 內(nèi)存和外存（考核比重5%）
1、考試內(nèi)容
ROM和RAM的概念，存儲器的擴容方法，存儲器的容量。
2、考試要求
①　能夠解釋存儲區(qū)如何存儲二進(jìn)制數(shù)據(jù)
②　能夠描述存儲器的讀寫操作
③　掌握ROM和RAM的概念和區(qū)別
④　如何擴展存取器

第11部分：數(shù)字信號處理（考核比重5%）
1、考試內(nèi)容
數(shù)模轉(zhuǎn)換和模數(shù)轉(zhuǎn)換的概念
2、考試要求
掌握模擬信號轉(zhuǎn)換為數(shù)字信號的基本過程

第12部分：集成電路技術(shù)（考核比重5%）
1、考試內(nèi)容
CMOS與非門電路、CMOS或非電路、CMOS反相器、三態(tài)門，TTL與非門，TTL或非門。
2、考試要求
①　描述CMOS和TTL的邏輯電平
②　了解邏輯門的傳輸延遲
③　了解TTL的基本工作原理
④　解釋三態(tài)輸出門的工作原理

考試形式：
（1） 考試時間：120分鐘
（2） 試卷滿分:100分
（3） 考試題型：
填空題：20%
選擇題：30%
簡答題：20%
綜合題：30%
（4）題型難度: 容易、中等、難的比例為4：4：2

二、 教材及教學(xué)參考書
教材：《數(shù)字電子技術(shù)》（第九版），[美] Thomas L. Floyd 著，余 璆 等譯， 電子工業(yè)出版社，2008.5
教學(xué)參考書：《數(shù)字電子技術(shù)》（第二版），楊志宗主編，高等教育出版社，2006.6